向4F2和3D DRAM的過(guò)渡預(yù)計(jì)將進(jìn)一步提振設(shè)備需求。

應(yīng)用材料公司表示，不斷增長(zhǎng)的半導(dǎo)體需求預(yù)計(jì)將使芯片設(shè)備市場(chǎng)在未來(lái)幾年保持強(qiáng)勁增長(zhǎng)。

應(yīng)用材料公司總裁兼首席執(zhí)行官加里·迪克森在5月14日舉行的公司2026財(cái)年第二季度收益電話會(huì)議上表示，推動(dòng)半導(dǎo)體需求的市場(chǎng)環(huán)境將在未來(lái)幾年保持強(qiáng)勁。

迪克森表示：“由于計(jì)算需求不斷增長(zhǎng)，一些客戶越來(lái)越擔(dān)心到2030年的半導(dǎo)體供應(yīng)問(wèn)題。”

半導(dǎo)體需求的長(zhǎng)期激增與人工智能時(shí)代的到來(lái)密切相關(guān)。業(yè)界認(rèn)為，我們已經(jīng)進(jìn)入了智能體人工智能時(shí)代，在這個(gè)時(shí)代，系統(tǒng)無(wú)需人工干預(yù)即可自主執(zhí)行任務(wù)。這一趨勢(shì)推動(dòng)了包括CPU、DRAM和NAND閃存在內(nèi)的半導(dǎo)體需求激增。隨著人工智能通過(guò)機(jī)器人、自動(dòng)駕駛汽車(chē)和其他需要大量半導(dǎo)體的系統(tǒng)融入現(xiàn)實(shí)世界，下一階段——物理人工智能——預(yù)計(jì)也將到來(lái)。應(yīng)用材料公司預(yù)計(jì)，這些變化將帶來(lái)結(jié)構(gòu)性增長(zhǎng)，并持續(xù)推動(dòng)設(shè)備需求保持在目前的高位。

為了滿足未來(lái)的需求，芯片制造商們已經(jīng)在建設(shè)大量新的半導(dǎo)體制造廠。應(yīng)用材料公司表示，目前該公司在全球范圍內(nèi)參與了100多個(gè)新的晶圓廠項(xiàng)目，僅第一季度就新增了10多個(gè)項(xiàng)目。這些項(xiàng)目大多是從零開(kāi)始建設(shè)的大型新建晶圓廠。

這些新建的晶圓廠對(duì)設(shè)備的要求極高，這意味著工藝設(shè)備在投資成本和運(yùn)營(yíng)中都占據(jù)了很大比例。應(yīng)用材料公司預(yù)計(jì)，隨著這些設(shè)施分階段建成，客戶設(shè)備訂單將大幅增長(zhǎng)。該公司預(yù)計(jì)，從明年到2028年，主要設(shè)備的部署速度將加快?！拔覀儗⒗^續(xù)與客戶進(jìn)行磋商，同時(shí)展望明年和2028年，”迪克森表示。

應(yīng)用材料正越來(lái)越多地簽署2–3年長(zhǎng)期供貨協(xié)議，而非短期合同，旨在為客戶大規(guī)模建廠與長(zhǎng)期投資保障穩(wěn)定供應(yīng)。長(zhǎng)期協(xié)議有助于維持盈利穩(wěn)定，但也限制公司根據(jù)市場(chǎng)快速調(diào)價(jià)的能力。對(duì)此，應(yīng)用材料計(jì)劃通過(guò)持續(xù)推出高價(jià)值設(shè)備、逐步升級(jí)產(chǎn)品組合來(lái)提升毛利率。

即便在正式供貨協(xié)議敲定前，公司也基于未來(lái)8個(gè)季度需求預(yù)測(cè)與核心客戶緊密協(xié)作?？蛻魰?huì)透明共享未來(lái)兩年設(shè)備需求與訂單計(jì)劃，確保交付順暢。

三星電子在其4F2DRAM中引入VCT技術(shù)。（來(lái)源：三星電子）

目前，應(yīng)用材料設(shè)備交期約為8個(gè)季度，主要受半導(dǎo)體設(shè)備零部件供應(yīng)鏈限制。隨著芯片設(shè)備需求激增，多家零部件供應(yīng)商已達(dá)產(chǎn)能上限。應(yīng)用材料在全球擁有約2000家直接零部件供應(yīng)商。首席財(cái)務(wù)官BriceHill表示，供應(yīng)商擴(kuò)產(chǎn)與追加投資需要較長(zhǎng)周期。

除新建晶圓廠外，應(yīng)用材料預(yù)計(jì)DRAM技術(shù)結(jié)構(gòu)性變革（包括向3D DRAM過(guò)渡）將進(jìn)一步拉動(dòng)半導(dǎo)體工藝設(shè)備需求。典型案例是CMOS邏輯電路采用先進(jìn)外延技術(shù)。外延工藝通過(guò)原子沿特定晶格排列，在晶圓上形成高質(zhì)量半導(dǎo)體層，所獲高純度單晶層適用于高速、低功耗晶體管。在DRAM與NAND閃存中，CMOS邏輯用于控制存儲(chǔ)單元的外圍電路。

應(yīng)用材料提供包括Centura Xtera Epi在內(nèi)的外延設(shè)備。2026財(cái)年第二季度，外延設(shè)備與原子層沉積（ALD）、材料工程系統(tǒng)一同創(chuàng)下?tīng)I(yíng)收新高。迪克森表示，先進(jìn)代工與DRAM工藝轉(zhuǎn)型正成為應(yīng)用材料DRAM業(yè)務(wù)的核心增長(zhǎng)動(dòng)力。

公司還預(yù)計(jì)，長(zhǎng)期內(nèi)存架構(gòu)轉(zhuǎn)型將成為重要利好。當(dāng)前6F2DRAM將向4F2演進(jìn)，最終走向3D DRAM，材料密集度持續(xù)提升?！癋”指半導(dǎo)體制程可實(shí)現(xiàn)的最小特征尺寸。6F2結(jié)構(gòu)中每個(gè)存儲(chǔ)單元為3F×2F矩形，4F2為2F×2F正方形。理論上，轉(zhuǎn)向4F2可在相同芯片面積內(nèi)多容納30%–50%的單元。

但晶體管尺寸縮小會(huì)引發(fā)短溝道效應(yīng)，溝道過(guò)短導(dǎo)致柵極無(wú)法有效控制電流，引發(fā)漏電。為解決該問(wèn)題，三星電子、SK海力士等廠商正引入垂直溝道與柵極結(jié)構(gòu)。相比平面結(jié)構(gòu)，垂直架構(gòu)需要更多沉積與刻蝕步驟，3D DRAM亦是如此。

迪克森稱：“應(yīng)用材料是DRAM工藝設(shè)備領(lǐng)域的領(lǐng)軍企業(yè)，擁有無(wú)可匹敵的沉積與刻蝕技術(shù)。我們?cè)?F2向4F2、最終向3D DRAM的轉(zhuǎn)型中占據(jù)優(yōu)勢(shì)地位?！?/p>

*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個(gè)人觀點(diǎn)，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認(rèn)同，如有異議，請(qǐng)聯(lián)系后臺(tái)。